搜索资源列表
test3
- DDS 100MHZ to 4MHZ este DDS esta reado con ISE NAvigator en lenguage VHDL, funciona pero hay diferencias con la cantidad de muestras para crear la onda senoidal, se recomienda aunmentar el numero de muestras para lograr una mejor exactitud de la on
ram
- This file is about create memory in ISE by VHDL language.
mux
- This file is about mux in ISE by VHDL language.
chuanxing
- VHDL的串行通信程序,硬件描述语言，使用xilinx ISE软件-VHDL serial communication program
URAT
- 在ISE环境下，用VHDL语言实现RS232串口设计，实现串口通信。通过串口调试工具向 0000000UART发送16进制数，FPGA将UART接收到的串行数据转换为并行数据，并在8个 LED灯上输出显示；同时，并行数据又被重新转换为串行数据，重新送给RS-232接口，并在 串口调试工具上再次显示，SW0为复位键。 比如：串口调试工具发送两位16进制数，然后能在LED上显示，并且重新在串口调试工 具上显示。串口调试工具设置：波特率设为9600，默认奇校验。-In the IS
30_ad706_test
- ad706相关FPGA程序VHDL源代码，可直接用！用ISE打开！-Ad706 related FPGA program VHDL source code, can use directly!
08_eeprom_test
- eeprom相关FPGA程序VHDL源代码，可直接用！用ISE打开！-eeprom related FPGA program VHDL source code, can use directly!Using ISE open!
16_sd_test
- SD卡相关FPGA程序VHDL源代码，可直接用！用ISE打开！-Sd card related FPGA program VHDL source code, can use directly!Using ISE open!
LFSR
- lfsr vhdl code ise matlab
variable_duty_cycle_pwm
- VHDL project in ISE Xilinx for PWM generation
CRC
- 4G-LTE标准中turbo编码所用到的CRC编码，绝对可用！(CRC encoding turbo encoding used in 4G-LTE standard)
15010120041_高瑞雪_lab2
- 在本实验中，将使用System Generator for DSP创建一个带乘法器和累加器的12-bit x 8-bit MAC（Multiplier Accumulator），并使用System Generator 的Resource Estimator块来估计资源利用率。 在仿真Simulink中的设计之后，将从该设计中生成VHDL代码和内核，并在Xilinx ISE Foundation开发软件中实现MAC。(Design, construct and verify the specifi
VmodCAM_Ref_HD Demo_13
- This project has dependencies in the 'digilent' VHDL library. For your convenience a local copy of these dependencies are included in the remote_sources directory. The VmodCAM_Ref_HD demo project was built around an Atlys+VmodCAM setup. The proj